ID del artículo: 000075464 Tipo de contenido: Resolución de problemas Última revisión: 27/11/2024

¿Por qué la síntesis de Arria® 10 PCIe* IP generada con VHDL devuelve Error(16045) - ""u_global_buffer_coreclkout" instancia la entidad indefinida "altera_global""?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Arria® 10 Cyclone® 10 Intel® para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema con la versión 17.1 del software Quartus® Prime, el alias de entidad componente altera_global en VDHL no se asigna a la entidad altera_global VHDL correcta.

    Resolución

    Por ejemplo, en el archivo de creación de instancias VHDL de nivel superior PCIe*, pcie_pcie_a10_hip_0.vhd, comente estas dos líneas de código VHDL. A continuación, vuelva a ejecutar la implementación.

    Para pcie_a10_hip_0 : pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171_<cadena aleatoria>_cmp

    use la entidad altera_pcie_a10_hip_171.PCIe_PCIe_A10_HIP_0_Altera_PCIe_A10_HIP_171_<misma cadena aleatoria>;

    Este problema se solucionó a partir de la versión 17.1.2 del software Quartus® Prime

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Arria® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.