Debido a un problema con el Intel® FPGA IP inverso de la matriz de punto flotante Intel® Stratix® 10 en Intel® Quartus® versión 18.0 del software Prime Pro, puede observar el error anterior al intentar generar HDL para la IP.
No hay ninguna solución para este problema.
1
Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.
El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.