ID del artículo: 000075432 Tipo de contenido: Resolución de problemas Última revisión: 23/03/2022

¿Por qué la variante F-Tile Ethernet Intel® FPGA Hard IP Design Example 40GE-4 no puede superar la simulación con una frecuencia PLL del sistema por encima de 805.664062MHz?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 21.2 del software Intel® Quartus® Prime Pro Edition, la variante F-Tile Ethernet Intel® FPGA Hard IP Design Example 40GE-4 no podrá superar la simulación cuando se utiliza una PLL del sistema con una frecuencia superior a 805.664062MHz.

    Resolución

    Para solucionar este problema, elija una frecuencia de PLL del sistema de 805.664062MHz.

     

    Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.