Descripción
Debido a un problema con la versión 18.1 del software Quartus® Prime Pro, es posible que vea el error anterior en el panel Mensajes del sistema del editor de parámetros IP al intentar generar una instancia de IP de FPGA Ethernet 25G Stratix® 10 para un dispositivo Stratix® 10 con silicio H-Tile ES1 o ES2.
Resolución
Para evitar este problema, debe apuntar a un dispositivo Stratix® 10 con H-Tile ES3 o silicio de producción al crear el proyecto en el software Quartus® Prime Pro o puede instalar la revisión siguiente para Quartus® Prime Pro v18.1.
Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime.