ID del artículo: 000075414 Tipo de contenido: Resolución de problemas Última revisión: 11/01/2023

¿Por qué podría ver errores de transmisión al ejecutar una implementación de núcleo IP SerialLite III de un solo carril en el hardware Intel® Stratix® 10 FPGA?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Transmisión Serial Lite III FPGA IP Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Podría ver un error de transmisión al ejecutar una implementación de núcleo IP SerialLite III de un solo carril en Intel® Stratix® 10 FPGA en hardware si el valor del parámetro De ciclos de inactividad obligatorios entre ráfagas está establecido en 2.

    Resolución

    Para evitar este problema, cambie los ciclos de inactividad requeridos entre el valor de ráfagas a 1. Regenerar y volver a compilar.

    Este problema está programado para ser solucionado en la próxima versión de producción completa del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA de sistema integrado en chip Intel® Stratix® 10 SX
    FPGA de SoC y FPGA Intel® Stratix® 10
    FPGA Intel® Strantix® 10 GX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.