ID del artículo: 000075407 Tipo de contenido: Mensajes de error Última revisión: 17/01/2023

Advertencia: Nodo: reconfig_clk[0] se determinó que era un reloj, pero se encontró sin una asignación de reloj asociada.

Entorno

    Intel® Quartus® Prime Standard Edition
    JESD204B Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Es posible que vea esta advertencia durante las etapas de análisis de sincronización fija y de instalación en la Intel® Quartus® versión 17.0 del software Prime al compilar un diseño con el núcleo IP independiente de JESD204B dirigido a un dispositivo Intel® Arria® 10, debido a que el reconfig_clk no está restringido en la PI.

Resolución

Para solucionar este problema, defina la reconfig_clk en el archivo SDC IP con una frecuencia de 100 MHz a 125 MHz.

Este problema se ha solucionado a partir de la versión 17.0.1 del software Intel Quartus Prime.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Arria® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.