Debido a un problema en la versión 17.1 del software Intel® Quartus® Prime, la generación del IP IOPLL para el modo externo PLL LVDS da lugar a dos puertos de salida lvds_clk y carga.
Si la opción habilitar LVDS_CLK/LOADEN0 está activada, el RTL incluye incorrectamente cinco puertos de salida.
Este problema se corrigió a partir de la Intel® Quartus® Versión 19.3 del software Prime Pro/Standard Edition.