ID del artículo: 000075396 Tipo de contenido: Resolución de problemas Última revisión: 11/01/2023

¿Por qué el Intel® Stratix®10 Hard IP para PCIe* reporta anchos de enlace incorrectos?

Entorno

    Intel® Quartus® Prime Pro Edition
    Hard IP Avalon-MM Intel® Stratix® 10 para PCI Express*
    Hard IP Avalon-ST Intel® Stratix® 10 para PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Debido a un problema de codificación con la lógica de reconocimiento de enlaces en Intel® Stratix® dispositivos 10 H-Tile ES2, el ancho de enlace se reconocerá incorrectamente como se muestra a continuación:

Ancho de enlace realReconocimiento de enlace
x1x16
x2x1
x4x2
x8x4
x16x8
Resolución

Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.