ID del artículo: 000075368 Tipo de contenido: Resolución de problemas Última revisión: 14/02/2023

¿Hay algún problema en la variante VHDL del núcleo IP PHY de velocidad múltiple de Ethernet 1G/2,5G/5G/10G para Arria V o Arria 10 dispositivos?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet de velocidad múltiple de FPGA IP Intel® PHY 1G 2.5G 5G 10G
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Sí, si crea una instancia del núcleo IP PHY de Ethernet de velocidad múltiple 1G/2,5G/5G/10G para Arria® V o Arria® 10 dispositivos dentro de un vhDL genera un bloque, hay un problema con el archivo de restricciones de temporización (.sdc).

    Las restricciones de temporización proporcionadas por IP Core no son válidas y no se realizará un análisis de tiempo adecuado.

     

    Resolución

    Para evitar este problema, no utilice un bloque de generación de VHDL para crear una instancia del núcleo IP.

    Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGA de SoC y FPGA Intel® Arria® 10
    FPGA de SoC y FPGA Arria® V

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.