ID del artículo: 000075356 Tipo de contenido: Mensajes de error Última revisión: 16/02/2023

Error(13224): Error de Verilog HDL o VHDL en altera_pcie_s10_hptxs_tx.sv(<your line="" number="">): índice <your index=""> está fuera del alcance [<your range="">] para la dirección</your></your></your>

Entorno

    Intel® Quartus® Prime Pro Edition
    Hard IP Avalon-MM Intel® Stratix® 10 para PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 17.1 y anteriores, verá este error con el Avalon®-MM Stratix® 10 Hard IP para PCI Express* si realiza lo siguiente:

  • Seleccione "Habilitar la interfaz esclavo Avalon-MM de ráfagas de alto desempeño (HPTXS)"
  • Y seleccione "Habilitar mapeo (HPTXS)"
  • Y seleccione una de las dos primeras opciones
    • 1 página - 0 bits
    • 2 páginas - 1 bit
Resolución

Para solucionar este problema, elija una de las selecciones de mapeo de 8 páginas restantes.

Este problema se ha solucionado a partir de la Intel® Quartus® software Prime Pro Edition versión 17.1.1.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.