ID del artículo: 000075194 Tipo de contenido: Información y documentación sobre productos Última revisión: 11/03/2023

¿Cómo se selecciona un ancho de datos de 16 bits para la uniPHY IP DDR3 SDRAM en la ficha IP Cyclone® V EPE?

Entorno

  • Intel® Quartus® Prime Standard Edition
  • Controlador DDR3 SDRAM con UniPHY FPGA IP Intel®
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    A la pestaña Cyclone® V EPE IP le falta la opción de ancho de datos de 16 bits para la IP UniPHY de SDRAM DDR3.

     

     

    Resolución

    Seleccione 32 bits y modifique manualmente la creación de instancias en la pestaña E/S (es decir, ajustar el recuento de pines - cantidad de pines dq, #dqs pines) para crear una creación de instancias de 16 bits.

    Reutiliza las entradas de la opción de 32 bits para las pestañas CLK, PLL, RAM y Logic para estimar la potencia de 16 bits.

    Productos relacionados

    Este artículo se aplica a 6 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA Cyclone® V E
    FPGA de sistema integrado en chip Cyclone® V SE

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.