ID del artículo: 000075100 Tipo de contenido: Resolución de problemas Última revisión: 19/04/2024

¿Por qué el informe de compilación en el software Quartus® Prime Pro Edition no muestra PLL Freq Min Lock y PLL Freq Max Lock?

Entorno

    Intel® Quartus® Prime Pro Edition
    IOPLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

En el software Quartus® Prime Pro Edition, los informes PLL Freq Min Lock, PLL Freq Max Lock para IOPOLL y PLL fraccional (fPLL) se eliminan del informe de compilación para la siguiente familia de dispositivos:

  • Agilex™ FPGA
  • Stratix® 10 FPGA
  • Arria® 10 FPGA
  • Cyclone® 10 GX FPGA
Resolución

Este problema se solucionó en el software Quartus® Prime Pro Edition

Productos relacionados

Este artículo se aplica a 4 productos

FPGA Intel® Cyclone® 10 GX
FPGA de SoC y FPGA Intel® Arria® 10
FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7
FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.