¿Por qué no surte efecto la opción de pines de descarga abierta automáticamente en Intel Agilex® 7 FPGA sistema de procesadores duros (HPS)?

Cuando se establece la opción De pines de descarga abierta automáticamente para Intel Agilex® 7 FPGA E/S del sistema de procesador duro (HPS) en el Editor de asignación, la asignación no surte efecto en las E/S asignadas. Esto se debe a que Intel Agilex 7 FPGA HPS actualmente no admite el control de la configuración de descarga abierta para E/S a través del Editor de asignación.

Para habilitar la configuración de descarga abierta para Intel Agilex 7 FPGA HPS, debe cambiar los parámetros durante la creación de instancias de HPS RTL y se debe establecer la configuración de descarga abierta en la PI de HPS. A continuación, se indican los pasos de la solución alternativa para habilitar la configuración de descarga abierta en E/S HPS:

1. Genere la PI de HPS.
2. Localice el archivo *_interface_generator*.sv que se creó. La ubicación típica se encuentra en el directorio /*/ip///intel_agilex_interface_generator_/agilex_hps_intel_agilex_interface_generator__.sv.
3. Busque la instancia de tennm_io_obuf relacionada con la E/S que desea modificar (todas las E/S tienen un obuf y un uf, solo se debe modificar el obuf).
4. Agregue la configuración de parámetros .open_drain_output("true") a la instancia.
5. Realice una recompilación completa en su diseño.

A continuación, se muestra un ejemplo de lo que vería en el archivo .sv (la porción en negrita es lo que tendría que agregar):

cable [0:0] gpio1_io4_out;

tennm_io_obuf #(.open_drain_output("true")) hps_gpio1_io4_obuf(

.i(gpio1_io4_out),

.o(gpio1_io4),

.oe(1'b1)

);

Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.