¿Por qué algunos pines GPIO bajan durante la programación de JIC en dispositivos Cyclone® V SoC?

Debido a un problema en la imagen SFL predeterminada de fábrica en el Intel® Quartus® Software Prime, algunos pines de E/S (GPIO) de propósito general son bajos al programar un dispositivo de configuración serie con un archivo de configuración indirecta JTAG (.jic) en las siguientes variantes de los dispositivos Cyclone® V SoC:

• Cyclone V SE: Código de miembro A5, paquete F896 (31 mm)
• Cyclone V SX: Código de miembro C5, paquete F896 (31 mm)
• Cyclone V ST: Código de miembro D5, paquete F896 (31 mm)

Para solucionar este problema, reemplace la imagen SFL predeterminada de fábrica original de los dispositivos afectados con la imagen corregiendo siguiendo los pasos siguientes.

1. Descargar el siguiente archivo y Descomprimir eso.  Puede encontrar la imagen SFL predeterminada corregido, sfl_enhanced_01_02d120dd.sof.
   • sfl_enhanced_01_02d120dd.sof.corrected.zip
2. Abierto la ubicación de imágenes SFL predeterminada de fábrica del directorio.
   • software Intel Quartus Prime: directorio /quartus/common/devinfo/programmer
   • Programador de software Intel Quartus Prime independiente: directorio /qprogrammer/common/devinfo/programmer
3. Busque sfl_enhanced_01_02d120dd.sof en el directorio y reemplácelo por la imagen SFL corregido.