ID del artículo: 000074826 Tipo de contenido: Resolución de problemas Última revisión: 06/04/2023

¿Por qué el PFL no configura el FPGA cuando la memoria flash se programa con un archivo .map.flash?

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

El Intel® FPGA IP del cargador flash paralelo (PFL) podría no configurar el FPGA cuando la memoria flash se programe con un archivo .map.flash debido a la falta del byte de la versión .pof en este archivo.

Puede generar el archivo .flash y el archivo .map.flash para PFL mediante el comando sof2flash . Mientras que el archivo .map.flash contiene bits de opción para el PFL, le falta el byte de la versión .pof que es necesario para el PFL.

Para obtener información detallada sobre el formato de bits de opción, consulte la Guía del usuario de núcleo IP del cargador flash paralelo (PDF)

Resolución

Para evitar esto, programe la versión .pof manualmente en la dirección de compensación de 0x80 desde la dirección de inicio de los bits de opción. Cuando la característica de compresión bitstream-mejorada no está habilitada, el valor de la versión .pof es 0x03. Cuando está habilitada la característica de compresión bitstream mejorada, el valor de la versión .pof se 0x04.

Productos relacionados

Este artículo se aplica a 33 productos

FPGA Cyclone® III
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA Stratix® II GX
FPGA Stratix® II
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Intel® Arria® 10 GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA de sistema integrado en chip Intel® Arria® 10 SX
FPGAs Stratix®
GX FPGA Stratix®
FPGA Arria® GX
FPGA de sistema integrado en chip Cyclone® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA de sistema integrado en chip Cyclone® V SE
FPGA Cyclone® IV E
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Cyclone® III LS
FPGA Stratix® IV E

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.