Este error puede verse en Intel® Quartus® software Prime Standard Edition cuando la entrada de reloj de referencia de un ciclo bloqueado por fase (PLL) está conectada a la salida de la PI del oscilador interno en Intel MAX® 10 dispositivos.
Para evitar este error, no debe alimentar la entrada de reloj de referencia de un ciclo bloqueado por fase (PLL) con el resultado de la PI del oscilador interno .