ID del artículo: 000074339 Tipo de contenido: Resolución de problemas Última revisión: 23/03/2023

¿Por qué la HMC DDR3 con varios puertos MPFE se utiliza en simulación con ModelSim?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Simulación
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Los diseños de los controladores de memoria física DDR3 (HMC) con dos o más puertos MPFE habilitados podrían experimentar una condición de bloqueo en el bus Avalon al simular con ModelSim® 10.1b o versiones anteriores. Esto se debe a que la señal de avl_ready para cada puerto MPFE se mantendrá baja y permanecerá baja para siempre, causando que la simulación se cuelgue.

 

 

Resolución

Este problema se corrigió en Intel® Quartus® versión 13.0 del software Prime Edition.

Productos relacionados

Este artículo se aplica a 11 productos

FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Arria® V GX
FPGA Arria® V GT
FPGA de sistema integrado en chip Cyclone® V SE
FPGA Cyclone® V E
FPGA de sistema integrado en chip Cyclone® V SX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.