Después de que se ejecute el script pin_assignments.tcl de DDR3 IP basado en UniPHY y se compile el proyecto, el informe del ajustador de asignaciones de astuto de software Quartus® II muestra incorrectamente una asignación de señal global a la señal de restablecimiento |s0|rst_controller|alt_rst_sync_uq1|reset_out.
Esta asignación global de consignación se debe a una asignación de código heredada y puede ser consangado.
Este problema se ha solucionado a partir de la versión 14.1 del software Quartus® II.