ID del artículo: 000074248 Tipo de contenido: Resolución de problemas Última revisión: 23/01/2023

¿Puede el disparador de configuración doble Intel® Max® 10 Intel FPGA IP Core leer la operación desde varios registros en una sola operación desde la compensación 2?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Sí.  En la configuración doble Intel® Max® 10 Intel FPGA IP Core, debe activar la operación deseada desde la compensación 2 antes de cualquier operación de lectura de la compensación 4, 5, 6 y 7.  La Compensación 2 tiene 4 bits para activar el funcionamiento de lectura a partir de 4 registros.  Estos bits no son calientes.  Para poder habilitar varios bits en la compensación 2 para activar operaciones de lectura a partir de varios registros.

Tenga en cuenta que el tiempo hasta que ubusy desprestigió después de la operación de compensación 2 se hace más largo a medida que aumenta el número de registros a leer.

 

 

Resolución

Consulte la tabla 36 de la Guía de usuario de configuración de Intel® MAX® 10 FPGA.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Intel® MAX® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.