Debido a un problema en la versión 14.1 del software Quartus® II, recibirá este error al compilar un diseño Qsys que contiene el Altera controlador flash serie, generado mediante VHDL.
Utilice el lenguaje Verilog para la generación de Qsys.
Este problema se corrigió en la versión 15.0 del software Quartus II.