ID del artículo: 000074076 Tipo de contenido: Resolución de problemas Última revisión: 23/01/2023

¿Los pines de E/S del usuario manejan alto durante la transición del triple estado de entrada con un arranque flojo a un estándar de E/S LVDS en la etapa de inicialización en Stratix® dispositivos V?

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Sí.  Debido a las especificaciones del elemento de E/S del usuario, los pines de E/S del usuario se impulsan durante la transición desde el triple estado de entrada con un arranque flojo y un estándar de E/S LVDS en la etapa de inicialización en dispositivos Stratix® V.

Resolución

Por lo tanto, el estado de los pines de E/S del usuario diseñados como cambios estándar de E/S LVDS desde la extracción débil hasta V TUV, estado alto impulsado por VINDEX y estándar de E/S LVDS en la etapa de inicialización.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Stratix® V

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.