ID del artículo: 000073991 Tipo de contenido: Instalación y configuración Última revisión: 05/04/2023

¿Por qué falla el diseño de canales múltiples del transceptor Intel® Arria® 10 Native PHY IP con encuentro preestablecido de 10 G BASE-R?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Debido a un problema con la PI PHY nativa del transceptor Intel® Arria® 10 en la versión 16.1 del software Intel® Quartus® Prime Standard Edition en adelante, el diseño de varios canales generados con el ajuste prestablecido 10G BASE-R contendrá un mapeo incorrecto de puertos rx_control.

Este problema solo se produce en la PI de PHY nativa del transceptor que se lanzó en Qsys (ahora diseñador de plataformas), mientras que no afecta la PI de PHY nativa del transceptor que se lanzó con el catálogo de IP.

Ejemplo de explicación como el siguiente:

  1. El puerto de rx_control IP NativePHY del transceptor es un puerto de ancho de 20 bits. El nombre de la señal es RX_control bit[19:0]
  2. RX_control asignación de codificación de puertos para el valor predeterminado 10GBASE-R utiliza solo los primeros 8 bits, que son bits[7:0], mientras que bit[19:8] no se utiliza.
  3. Por lo tanto, si están habilitados 2 canales de transceptores, RX_control para ch0 es bit[19:0], ch1 es bit[39:20]
    • ch0 bit no utilizado es bit[19:8] mientras que el bit utilizado es bit[7:0]
    • ch1 bit no utilizado es bit[39:28] mientras que el bit utilizado es bit[27:20]
  4. El transceptor Qsys NativePHY IP ch1 se conecta rx_control erróneamente a bit[135:128] en lugar de a bit[27:20].
  5. La compensación de dirección correcta para rx_control debería ser 20 en lugar de 128
Resolución

Los usuarios pueden editar el siguiente script de TCL para solucionar el problema.

  1. Busca el archivo interface.tcl en la carpeta de instalación del software Intel Quartus Prime
    • ip\altera\alt_xcvr\altera_xcvr_native_phy\altera_xcvr_native_vi\tcl\interfaces.tcl
  2. Busque "proc::altera_xcvr_native_vi::interfaces::elaborate_rx_control" en el script de TCL
  3. Edite y corrija la siguiente codificación
    • se debe corregir establecer add_offset [expr 128 * $PROP_I PATIO_SPLIT_INDEX] para establecer add_offset [expr 20 * $PROP_I REFIE_SPLIT_INDEX]

Este problema se resolverá en una versión futura del software Intel® Quartus® Prime Standard Edition y del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Arria® 10

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.