Debido a un problema con Intel® Quartus® software Prime Pro Edition, a partir de la versión 19.4, es posible que los archivos de entrega no se creen correctamente mediante la herramienta de diseño de plataformas.
Este problema se puede observar en diseños que incluyen un dispositivo Intel Agilex® 7 y periféricos periféricos FPGA.
Para solucionar este problema, vaya a la herramienta Intel® Quartus® Platform Designer, cree una instancia del componente de IP de HPS y aplique los siguientes cambios:
1. Vaya a Pin Mux y Periféricos --> Advanced --> Advanced IP Placement y agregue HPS IO, incluido el reloj HPS, haga clic en Aplicar selecciones
2. Vaya a Pin Mux y Periféricos --> Advanced --> Advanced FPGA Placement y agregue FPGA de exportación (por ejemplo, SPI Master) y haga clic en Aplicar selecciones
3. Regrese a Pin Mux y Periféricos --> Advanced--> Advanced IP Placement y haga clic en Aplicar selecciones de nuevo.
* El paso 3 anterior se debe realizar cada vez que un usuario modifica la página De ubicación avanzada de FPGA para que se creen archivos de entrega apropiados y se produzca el funcionamiento periférico.
Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.1 del software Prime Pro Edition.