Problema crítico
Debido a la limitación de configuración del VCO PLL, PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP no admite el rango de frecuencia entre 137,5 MHz y 149,9 MHz cuando se utiliza el modo de velocidad trimestral.
No hay ninguna solución alternativa para resolver este problema.