ID del artículo: 000073858 Tipo de contenido: Resolución de problemas Última revisión: 19/12/2024

¿Por qué se eliminó la corrección de desbordamiento de enteros en la versión estándar de Intel® SOCEDS 18.1 en las notas de la versión 18.1 de Intel® SoC FPGA Embedded Development Suite (SoC EDS)?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La corrección de desbordamiento de enteros está parcheada en Intel® SoC FPGA Embedded Development Suite versión 18.1 Pro (SoC EDS).

Resolución

Si está utilizando Intel® SoC FPGA Embedded Development Suite (SoC EDS) versión estándar 18.1, obtenga el código U-Boot de GitHub a continuación:

https://github.com/robseb/socfpgaPlatformGenerator

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Arria® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.