ID del artículo: 000073821 Tipo de contenido: Mensajes de error Última revisión: 19/03/2023

Error (272006): el addressstall_a de puerto está conectado en la megafunción de ALTDPRAM-- Bloque MLAB para la familia de dispositivos Stratix V de la megafunción ALTDPRAM no puede utilizar la señal wraddrstall

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    El software Quartus® II podría generar este error al compilar un diseño dirigido a un dispositivo Stratix® V. Este problema podría producirse si el diseño contiene una megafunción de memoria generada con el editor de parámetros en las versiones de software Quartus II 12.0 SP1 y anteriores. El error se produce si la memoria tiene el wr_addressstall puerto conectado y se implementa utilizando recursos MLAB.

    Resolución

    Para evitar este problema, cambie el tipo de memoria a M20K o desactive el wr_addressstall puerto en el editor de parámetros.

    Este problema se corrige a partir de la versión 14.0 del software Quartus® II, donde el wr_addressstall puerto se puede utilizar con Stratix bloques de memoria V MLAB, pero solo cuando aparece la opción de lectura durante la escritura en contenidos de memoria antiguos.

    Productos relacionados

    Este artículo se aplica a 4 productos

    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.