ID del artículo: 000073704 Tipo de contenido: Resolución de problemas Última revisión: 03/04/2023

¿Por qué no puedo forzar la paridad en el Cyclone® V SoC UART?

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Los Arria® V y Cyclone® V SoC UART no proporcionan la flexibilidad para forzar la paridad. Por lo tanto, el bit 5 de la documentación del registro lcr de UART aparece en gris como reservado.

Resolución

Intel no tiene planes de admitir esta función para la familia de dispositivos de sistemas integrados en chip Cyclone V, pero está disponible en Intel® Arria® 10 FPGAs.

 

Productos relacionados

Este artículo se aplica a 5 productos

FPGA de sistema integrado en chip Intel® Arria® 10 SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V SX
FPGA SoC Arria® V ST

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.