ID del artículo: 000073678 Tipo de contenido: Instalación y configuración Última revisión: 14/03/2023

¿Por qué el archivo c5gt_pro_goldentop.v en el kit de instalación de Cyclone® V GT incluye conexiones de tierra para el controlador de memoria dura?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Controlador DDR3 SDRAM con UniPHY FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Es posible que vea una discrepancia entre los siguientes dos archivos en el kit de instalación de Cyclone® V GT:

- c5gt_pro_goldentop.v
- c5gt_ddr3.v

Dentro del archivo c5gt_pro_goldentop.v, verá un ddr3a_hmc_gnd de bus de 17 bits para los pines de tierra requeridos en el controlador de memoria dura.

El archivo c5gt_ddr3.v no incluye este bus. Estos pines de tierra se agregan automáticamente al archivo de pines durante la compilación por el software Quartus® II y no son necesarios en el RTL.

 

 

Resolución

El bus de salida ddr3a_hmc_gnd se puede eliminar de forma segura del archivo c5gt_pro_goldentop.v.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Cyclone® V GT

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.