Información para ayudar con el manejo de errores de memoria con problemas de 1ª generación, 2ª generación o SKU "H" de procesadores escalables de Intel® Xeon® de 3ª generación
La mayor tasa de errores DRAM corregibles e incorregibles se puede observar en las SKU de 1ª generación, 2ª generación o H de los procesadores escalables Intel® Xeon® de 3ª generación (anteriormente Skylake, Cascade Lake y Cooper Lake) en comparación con las generaciones anteriores.
Como parte de intel Platform Update (IPU) 2020.2 y versiones más recientes, Intel publicó actualizaciones de microcódigo (MCU) de procesadores y mejoras del BIOS a los fabricantes de sistemas que mejoran la administración de fallas de memoria mediante la habilitación de características RAS adicionales (confiabilidad, disponibilidad, capacidad de servicio) de los procesadores escalables Intel® Xeon® afectados. Actualice sus sistemas con la última versión de BIOS disponible, incluida la IPU 2020.2 (o posterior), y asegúrese de que las funciones RAS de memoria mejoradas estén habilitadas en la pantalla de configuración del BIOS.
Póngase en contacto con el fabricante del sistema de servidor o la motherboard para comprobar la disponibilidad de un BIOS que incluya IPU 2020.2 (o una versión más reciente).
Si tiene un controlador Intel® Server System o Intel® Server Board, siga estos pasos para obtener la última actualización de BIOS y firmware:
- Vaya al sitio web de asistencia para obtener su producto Intel® para servidores específico de servidores de un solo nodo, servidores de variosnodos o placas para servidores.
- Seleccione Controlador y software.
- Establezca el filtro en Independiente del sistema operativo.
- Descargue el BIOS y la actualización de firmware en uno de los dos formatos: paquete para UEFI o Intel® One Boot Flash Update.
.
Los procesadores Intel® Xeon® escalables afectados implementaron cambios en la corrección de datos de dispositivo único (SDDC). SDDC es una característica fundamental de Intel RAS (confiabilidad, disponibilidad, capacidad de servicio) disponible en todas las plataformas. Como resultado de estos cambios de arquitectura y errores dimm de memoria, hay una diferencia en la cual se corregirán los errores entre estos procesadores y la generación anterior de procesadores.