Documento técnico de descripción general de la errata del código condicional de salto para procesadores Intel®
Tipo de contenido: Información y documentación sobre productos | ID del artículo: 000055650 | Última revisión: 30/01/2025
Base de conocimientos de asistencia
A partir de los procesadores Intel® Core™ de segunda generación y los procesadores Intel® Xeon® serie E3-1200 (anteriormente con el nombre de código Sandy Bridge) y las familias de procesadores posteriores, la microarquitectura Intel® introduce una estructura microarquitectónica llamada ICache decodificado (también llamado búfer de transmisión decodificado o DSB).
Las instrucciones decodificadas en caché ICache decodificado, llamadas microoperaciones (μops), que salen de la canalización de decodificación heredada. La próxima vez que el procesador acceda al mismo código, Decoded ICache proporciona los μops directamente, acelerando la ejecución del programa.
En algunos procesadores Intel®, hay una errata (SKX102) que puede ocurrir en condiciones microarquitectónicas complejas que involucran instrucciones de salto que abarcan límites de 64 bytes (líneas de caché cruzadas). Una actualización de microcódigo (MCU) puede evitar esta errata.
Para obtener más información sobre esta fe de erratas, incluido cómo obtener la MCU y una lista de familias de procesadores/series de números de procesadores, consulte la documentación técnica Mitigations for Jump Conditional Code Errratum (PDF) Noviembre de 2019 
| Nota |
|
Descargos de responsabilidad legales
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.