Pines para el módulo de cómputo Intel® Edison

Documentación

Resolución de problemas

000006090

11/11/2017

El módulo de cómputo Intel® Edison está diseñado para reducir las barreras de entrada para cualquier persona que genere prototipos y produzca productos de cómputo de lote y usables.

Debido a que el ahorro de espacio en diseños usables es importante, las interfaces de Intel® Edison con sistemas de usuario final a través de un conector de cabecera de la serie Hirose 70-PIN DF40. La tabla muestra la asignación de pines del conector de 70 pines.

Número de PINNombre del PIN Número de PINNombre del PIN
1Gnd 36RESET_OUT #
2VSYS 37GP182_PWM2
3USB_ID 38Inusitado
4VSYS 39GP183_PWM3
5Gnd 40Inusitado
6VSYS 41GP19_I2C_1_SCL
7MSIC_SLP_CLK 42GP15
83.3 V 43GP20_I2C_1_SDA
9Gnd 44GP84_SD_0_CLK_FB
103.3 V 45GP27_I2C_6_SCL
11Gnd 46GP131_UART_1_TX
121.8 V 47GP28_I2C_6_SDA
13Gnd 48GP14
14DCIN 49Inusitado
15Gnd 50GP42_I2S_2_RXD
16USB_DP 51GP111_SPI_2_FS1
17PWRBTN # 52GP40_I2S_2_CLK
18USB_DN 53GP110_SPI_2_FS0
19Culpa 54GP41_I2S_2_FS
20USB_VBUS 55GP109_SPI_2_CLK
21Psw 56GP43_I2S_2_TXD
22GP134_UART_2_RX 57GP115_SPI_2_TXD
23V_BAT_BKUP 58GP78_SD_0_CLK
24GP44 59GP114_SPI_2_RXD
25GP165 60GP77_SD_0_CD #
26GP45 61GP130_UART_1_RX
27GP135_UART_2_TX 62GP79_SD_0_CMD
28GP46 63GP129_UART_1_RTS
29Inusitado 64GP82_SD_0_DAT2
30GP47 65GP128_UART_1_CTS
31RCVR_MODE 66GP80_SD_0_DAT0
32GP48 67OSC_CLK_OUT_0
33GP13_PWM1 68GP83_SD_0_DAT3
34GP49 69FW_RCVR
35GP12_PWM0 70GP81_SD_0_DAT1

Esta imagen llama a las ubicaciones del PIN 1 (flecha roja) y el PIN 70 (flecha amarilla). Las localizaciones de los otros pernos siguen un patrón de la detrás-y-hacia atrás, con el perno 2 que es directamente sobre el perno 1, y el perno 69 está directamente sobre el perno 70.
locations of Pin 1 (red arrow) and Pin 70 (yellow arrow)

 

Para obtener más información sobre el módulo de cómputo Intel® Edison, consulte: