Integridad de señal e integridad de alimentación: Centro de asistencia
El Centro de soporte de integridad de señal e integridad de alimentación proporciona información sobre cómo garantizar la integridad de la señal y la integridad de energía en sus diseños de alta velocidad.
Obtenga recursos de asistencia para los dispositivos Intel Stratix® 10, Intel Arria® 10 y Intel Cyclone® 10 en las siguientes páginas. En el caso de otros dispositivos, busque en los siguientes enlaces: índice de documentación FPGA, cursos de entrenamiento, videos, ejemplos de diseño y base de conocimientos.
Pautas y documentación
Diseño de placa: Pautas generales
- Base de datos de conocimientos (KDB) de Intel® para todos los FPGAs
- Asesor de diseño de placas de alta velocidad
- Centro de recursos de diseño de placas
- Documento técnico sobre orientación de la velocidad del perímetro de la señal de entrada
- Lista de verificación de la red de distribución de energía (PDN)
- AN 574: Metodología de diseño de la red de entrega de energía (PDN) de placas de circuito impreso (PCB)
- AN 613: Consideraciones de diseño de PCB stackup para Intel® FPGAs
Diseño de placa: Pautas de interfaces de memoria externa
Diseño de placa: Pautas de transceptores
- Pautas de® diseño de integridad de señal de interfaz serial de alta velocidad de la familia de dispositivos Intel Agilex 7
- AN 528: Selección de materiales dieléctricos de PCB y efecto We canal de fibra óptica en enrutamiento de canales de alta velocidad
- AN 529: Técnicas de optimización para diseños de canales de alta velocidad
- AN 530: Optimización de la discontinuidad de la impedancia ocasionada por las almohadillas de montaje en la superficie para diseños de canales de alta velocidad
- AN 596: Consideraciones de modelado y diseño para conectores de 10 Gbps
- AN 651: Enrutamiento de circuito pcb para diseños de canales serie de alta densidad más allá de 10 Gbps
- AN 672: Pautas de diseño de enlaces de transceptores para la transmisión de velocidad de datos de alta Gbps
- AN 678: Ajuste de enlaces de alta velocidad mediante circuitos de acondicionamiento de señal en transceptores Stratix® V
- AN 684: Pautas de diseño para la interfaz CFP2 de 100 Gbps
- AN 689: Diseño de canal de alta velocidad mediante el protocolo SFF-8431
- AN 766: Stratix 10 dispositivos, pautas de diseño de diseño de interfaz de señal de alta velocidad
- Modelado de la rugosidad de la superficie de cobre para diseños de canales de varios gigabits
Videos de entrenamiento
Título |
Tipo |
Descripción |
---|---|---|
En línea |
Descubra la necesidad de análisis y simulación de integridad de señal precisas al diseñar PCBs de alta velocidad que utilizan Intel FPGA transceptores. |
Videos adicionales
Título |
Descripción |
---|---|
Utilice el modelo IBIS-AMI para estimar la integridad de señal de Intel Arria 10 transceptores |
Descubra cómo realizar una simulación de integridad de señal con un transceptor Intel Arria 10 modelo IBIS-AMI en Advanced Link Analyzer. Además, este video cubre los informes de diagramas de ojo. |
Depuración
Solución de base de conocimiento
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.