Socios de EDA: FPGA EDA Systems
El ecosistema Intel EDA garantiza que tenga una solución de diseño completa al diseñar, verificar e integrar los FPGAs de Intel® en sus sistemas.
Diseño a nivel de sistema
Proveedor de EDA |
Nombre del producto |
Solución de diseño |
---|---|---|
Herramienta de diseño de alto nivel |
||
Registrar la administración de mapas |
||
Síntesis de alto nivel |
||
Síntesis de alto nivel |
||
Síntesis de alto nivel |
||
Herramienta de diseño de alto nivel |
Creación de diseño
Nombre del producto |
Solución de diseño |
|
---|---|---|
Gestión de proyectos, entrada de diseño y herramienta de análisis |
||
Entrada de diseño, comprensión de código, gestión de proyectos y colaboración |
Síntesis
Nombre del producto |
Solución de diseño |
|
---|---|---|
Síntesis lógica |
||
Síntesis lógica avanzada |
||
Herramienta de cierre de sincronización |
Simulación
Proveedor de EDA |
Nombre del producto |
Solución de diseño |
---|---|---|
Simulación |
||
Simulación |
||
Mulación |
||
Simulación |
||
Simulación |
||
Simulador de nube de métricas |
Simulación | |
Simulación |
||
Sinopsis | VCS | Simulación |
Verificación
Proveedor de EDA |
Nombre del producto |
Solución de diseño |
---|---|---|
Comprobación de reglas de diseño y verificación de cruce de dominio de reloj (CDC) |
||
Perla azul | Comprobador RTL |
|
Generador de restricciones |
||
Cruce de dominio de reloj (CDC) |
||
Verificación formal |
||
Generador de restricciones |
||
Verificación de excepción de tiempo |
||
Validación de excepción de tiempo |
||
Comprobación de equivalencia |
||
Verificación funcional |
||
Verificación de cruce de dominio de reloj |
||
Verificación de cruce de dominio de reloj |
||
Generador de banco de pruebas |
||
Verificación de sincronización |
||
Análisis RTL para diseños de FPGA |
||
Comprobaciones de pelusa |
||
Verificación de cruce de dominio de reloj (CDC) |
||
Verificación de propiedades funcionales |
||
Comprobación de equivalencia lógica |
||
Verificación en el sistema y depuración RTL integrada |
||
Verificación en el sistema |
Diseño a nivel de tablero
Proveedor de EDA |
Nombre del producto |
Solución de diseño |
---|---|---|
Esquemas y diseño de la placa de PCB |
||
FPGA planificación de E/S |
||
Análisis de SI |
||
Creación de Allegro Design |
Esquemas de la placa de PCB |
|
Esquemas de la placa de PCB |
||
Diseño de placa PCB |
||
Diseño de placa PCB |
||
Tecnologías Keysight | Software de diseño PathWave | Sistema de diseño avanzado PathWave (ADS) |
FPGA planificación de E/S |
||
Análisis de SI |
||
Esquemas de la placa de PCB |
||
Esquemas y diseño de la placa de PCB |
||
Diseño de placa PCB |
||
Diseño de placa PCB |
||
Análisis de SI |
Prototipos ASIC
Proveedor de EDA |
Nombre del producto |
Solución de diseño |
---|---|---|
Sistema de partición multichip |
Optimización del diseño
Solución de diseño | denombre de producto | deproveedor de EDA |
---|---|---|
Plunificar | Intime | Software de optimización de diseño |
Todos los socios de EDA
Socio del programa ACCESS |
Diseño a nivel de sistema |
Creación de diseño |
Síntesis |
Simulación |
Verificación |
Diseño a nivel de tablero |
Prototipos ASIC |
Optimización del diseño |
---|---|---|---|---|---|---|---|---|
|
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
✓ |
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
Tecnologías Keysight | ✓ | |||||||
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
✓ |
|
|
Conviértase en socio
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.