Elementos fundamentales

Estado
Launched
Fecha de lanzamiento
Q4'21
Litografía
10 nm

Recursos

Elementos lógicos (LE)
4047400
Módulos lógicos adaptables (ALM)
1372000
Registros del módulo lógico adaptativo (ALM)
5488000
Bucles con bloqueo de fase de tejido y E/S (PPL)
18
Memoria integrada máxima
485 Mb
Bloques de procesamiento de señal digital (DSP)
12792
Formato de procesamiento de señal digital (DSP)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Bloques criptográficos reforzados
4
Controladores de memoria física
Interfaces de memoria externa (EMIF)
DDR4, QDR IV

Especificaciones de E/S

Recuento máximo de E/S de usuarios
576
Compatibilidad con normas de E/S
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Pares LVDS máximos
288
Transceptores máximos de no regreso a cero (NRZ)
120
Velocidad máxima de datos de no regreso a cero (NRZ)
58 Gbps
Transceptores máximos de modulación de amplitud de pulso (PAM4)
96
Velocidad máxima de datos de modulación de amplitud de pulso (PAM4)
116 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen4, 10/25/50/100/200/400G Ethernet

Tecnologías avanzadas

Hiperregistros
Seguridad de Bitstream FPGA

Especificaciones de paquete

Opciones de embalaje
R3948A

Información complementaria