Elementos fundamentales

Estado
Launched
Fecha de lanzamiento
2012
Litografía
28 nm

Recursos

Elementos lógicos (LE)
25000
Módulos lógicos adaptables (ALM)
9434
Registros del módulo lógico adaptativo (ALM)
37736
Bucles con bloqueo de fase de tejido y E/S (PPL)
5
Memoria integrada máxima
1.538 Mb
Bloques de procesamiento de señal digital (DSP)
36
Formato de procesamiento de señal digital (DSP)
Variable Precision
Sistema de procesador físico (HPS)
Single Arm* Cortex*-A9 or Dual-core Arm* Cortex*-A9
Controladores de memoria física
Interfaces de memoria externa (EMIF)
DDR2, DDR3, LPDDR2

Especificaciones de E/S

Recuento máximo de E/S de usuarios
145
Compatibilidad con normas de E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, HiSpi, SLVS, Sub-LVDS
Pares LVDS máximos
69

Tecnologías avanzadas

Seguridad de Bitstream FPGA
Convertidor de análogo a digital
No

Especificaciones de paquete

Opciones de embalaje
U484, U672

Información complementaria

URL de información adicional