Elementos fundamentales

Estado
Launched
Fecha de lanzamiento
2013
Litografía
28 nm

Recursos

Elementos lógicos (LE)
350000
Módulos lógicos adaptables (ALM)
132075
Registros del módulo lógico adaptativo (ALM)
528300
Bucles con bloqueo de fase de tejido y E/S (PPL)
14
Memoria integrada máxima
19.304 Mb
Bloques de procesamiento de señal digital (DSP)
809
Formato de procesamiento de señal digital (DSP)
Variable Precision
Sistema de procesador físico (HPS)
Dual-core Arm* Cortex*-A9
Controladores de memoria física
Interfaces de memoria externa (EMIF)
DDR II+, DDR2, DDR3, LPDDR, LPDDR2, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Especificaciones de E/S

Recuento máximo de E/S de usuarios
540
Compatibilidad con normas de E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Pares LVDS máximos
256
Transceptores máximos de no regreso a cero (NRZ)
46
Velocidad máxima de datos de no regreso a cero (NRZ)
10.3125 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen2

Tecnologías avanzadas

Seguridad de Bitstream FPGA
Convertidor de análogo a digital
아니요

Especificaciones de paquete

Opciones de embalaje
F896, F1152, F1517

Información complementaria