Elementos fundamentales

Estado
Launched
Fecha de lanzamiento
2011
Litografía
28 nm

Recursos

Elementos lógicos (LE)
75000
Módulos lógicos adaptables (ALM)
28302
Registros del módulo lógico adaptativo (ALM)
113208
Bucles con bloqueo de fase de tejido y E/S (PPL)
10
Memoria integrada máxima
8.463 Mb
Bloques de procesamiento de señal digital (DSP)
240
Formato de procesamiento de señal digital (DSP)
Variable Precision
Controladores de memoria física
Interfaces de memoria externa (EMIF)
DDR II+, DDR2, DDR3, LPDDR, LPDDR2, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Especificaciones de E/S

Recuento máximo de E/S de usuarios
416
Compatibilidad con normas de E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Pares LVDS máximos
147
Transceptores máximos de no regreso a cero (NRZ)
9
Velocidad máxima de datos de no regreso a cero (NRZ)
6.5536 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen2

Tecnologías avanzadas

Seguridad de Bitstream FPGA
Convertidor de análogo a digital
아니요

Especificaciones de paquete

Opciones de embalaje
F672, F896

Información complementaria