Elementos fundamentales

Colección de productos
Estado
Launched
Fecha de lanzamiento
2013
Litografía
14 nm

Recursos

Elementos lógicos (LE)
612000
Módulos lógicos adaptables (ALM)
207360
Registros del módulo lógico adaptativo (ALM)
829440
Bucles con bloqueo de fase de tejido y E/S (PPL)
8
Memoria integrada máxima
52 Mb
Bloques de procesamiento de señal digital (DSP)
1152
Formato de procesamiento de señal digital (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Controladores de memoria física
Interfaces de memoria externa (EMIF)
DDR, DDR2, DDR3, DDR4, HMC, MoSys, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Especificaciones de E/S

Recuento máximo de E/S de usuarios
392
Compatibilidad con normas de E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Pares LVDS máximos
192
Transceptores máximos de no regreso a cero (NRZ)
24
Velocidad máxima de datos de no regreso a cero (NRZ)
28.3 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen3, 100G Ethernet

Tecnologías avanzadas

Hiperregistros
Seguridad de Bitstream FPGA

Especificaciones de paquete

Opciones de embalaje
F1152

Información complementaria