Elementos fundamentales

Colección de productos
Estado
Launched
Fecha de lanzamiento
Q1'18
Litografía
14 nm

Recursos

Elementos lógicos (LE)
378000
Módulos lógicos adaptables (ALM)
128160
Registros del módulo lógico adaptativo (ALM)
512640
Bucles con bloqueo de fase de tejido y E/S (PPL)
8
Memoria integrada máxima
32 Mb
Bloques de procesamiento de señal digital (DSP)
648
Formato de procesamiento de señal digital (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Sistema de procesador físico (HPS)
Quad-core 64-bit ARM* Cortex*-A53
Controladores de memoria física
Interfaces de memoria externa (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys

Especificaciones de E/S

Recuento máximo de E/S de usuarios
392
Compatibilidad con normas de E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Pares LVDS máximos
192
Transceptores máximos de no regreso a cero (NRZ)
24
Velocidad máxima de datos de no regreso a cero (NRZ)
28.9 Gbps
Transceptores máximos de modulación de amplitud de pulso (PAM4)
12
Velocidad máxima de datos de modulación de amplitud de pulso (PAM4)
57.8 Gbps
Dirección IP física de protocolo de transceptor
10/25/100G Ethernet

Tecnologías avanzadas

Hiperregistros
Seguridad de Bitstream FPGA

Especificaciones de paquete

Opciones de embalaje
F1152

Información complementaria

URL de información adicional