Elementos fundamentales

Colección de productos
CPLD MAX® V
Estado
Launched
Fecha de lanzamiento
2010
Litografía
180 nm

Recursos

Elementos lógicos (LE)
40
Equivalent Macrocells
32
Pin-to-pin Delay
7.5 ns
User Flash Memory
8 Kb
Logic Convertible To Memory

Funciones

Internal Oscillator
Fast Power-on Reset
Boundary-scan JTAG
JTAG ISP
Fast Input Registers
Programmable Register Power-up
JTAG Translator
Real-time ISP
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
I/O Power Banks
2
Maximum Output Enables
54
LVTTL/LVCMOS
Emulated LVDS Outputs
Schmitt Triggers
Programmable Slew Rate
Programmable Pull-up Resistors
Programmable GND Pins
Open-drain Outputs
Bus Hold

Especificaciones de paquete

Opciones de embalaje
M64, E64
Tamaño de paquete
4.5mm x 4.5mm, 9mm x 9mm

Información complementaria

URL de información adicional