Elementos fundamentales

Colección de productos
CPLD MAX® V
Estado
Launched
Fecha de lanzamiento
2010
Litografía
180 nm

Recursos

Elementos lógicos (LE)
160
Macrocélulas equivalentes
128
Retraso de pin a pin
7.5 ns
Memoria flash del usuario
8 Kb
Lógica convertible a memoria

Funciones

Oscilador interno
Restablecimiento rápido con alimentación
JTAG de exploración de límites
ISP de JTAG
Registros de entradas rápidos
Arranque de registro programable
Traductor de JTAG
ISP en tiempo real
E/S multiVolt†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
Cargadores portátiles de E/S
2
Habilitaciones máximas de salida
79
LVTTL/LVCMOS
Salidas de LVDS emuladas
Disparadores de Schmitt
Tasa de giro programable
Resistencias de polarización programables
Pines de a tierra (GND) programables
Salidas de drenaje abierto
Retención de bus

Especificaciones de paquete

Opciones de embalaje
M68, M100, E64, T100
Tamaño de paquete
5mm x 5mm, 6mm x 6mm, 9mm x 9mm, 16mm x 16mm

Información complementaria