Elementos fundamentales

Estado
Launched
Fecha de lanzamiento
Q2'19
Litografía
10 nm

Recursos

Elementos lógicos (LE)
2692760
Módulos lógicos adaptables (ALM)
912800
Registros del módulo lógico adaptativo (ALM)
3651200
Bucles con bloqueo de fase de tejido y E/S (PPL)
36
Memoria integrada máxima
287 Mb
Bloques de procesamiento de señal digital (DSP)
8528
Formato de procesamiento de señal digital (DSP)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Sistema de procesador físico (HPS)
Quad-core 64 bit Arm* Cortex*-A53
Controladores de memoria física
Compatibilidad con memoria externa (EMIF)
DDR4, QDR IV

Especificaciones de E/S

Cantidad máxima de E/S de usuario
624
Compatibilidad con normas de E/S
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Pares LVDS máximos
312
Transceptores NRZ máximos
24
Velocidad de datos NRZ máxima
28.9 Gbps
Transceptores PAM4 máximos
12
Velocidad de datos PAM4 máxima
57.8 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen4, 10/25/100G Ethernet

Tecnologías avanzadas

Hiperregistros
Seguridad de Bitstream FPGA

Especificaciones de paquete

Opciones de embalaje
R2581A

Información complementaria

URL de información adicional