PI de FPGA de Ethernet de triple velocidad

Descripción general

El núcleo de la PI de FPGA de Ethernet de triple velocidad consiste en una propiedad intelectual (PI) de control de acceso a medios (MAC) y de subcapa de codificación física (PCS) de Ethernet de 10, 100 y 1000 Mbps. Esta función de PI permite que las FPGAs se conecten a un dispositivo PHY Ethernet externo, que se conecta a la red Ethernet.

Esta PI se ofrece en modo solo MAC o en modo MAC+PHY. En el modo MAC solo, la PI utiliza un chip de PHY externo para realizar la señalización. Las dos interfaces compatibles con las PHYs externas son: GMII (interfaz de 8 bits a la SDR de 125 MHz) y RGMII (interfaz de 4 bits a DDR de 125 MHz).

En el modo MAC+PHY, se realiza la PHY utilizando los transceptores en chip o E/S LVDS con la lógica de alineación de fase dinámica (DPA) que puede funcionar hasta 1,25 Gbps. En este caso se utiliza el protocolo SGMII o 1000Base-X. El uso de las E/S LVDS permite diseños de sistemas gigabit Ethernet (GbE) de múltiples puertos muy escalables, al tiempo que se ahorran los transceptores seriales para protocolos de mayor desempeño.

Funciones

• PI Ethernet 10/100/1000 Mbps completa con todos los módulos de PI necesarios
• MAC 10/100/1000 Mbps, PCS y PMA
• Opciones de PI flexibles
• MAC solo, PCS solo, MAC + PCS, MAC + PCS + PMA, PCS + PMA
• Muchas opciones para diversas aplicaciones y tamaños tan pequeños como 900 elementos lógicos (small-MAC)
• Contadores estadísticos basados en estándares que admiten la base de información de administración (MIB y MIB-II) del protocolo simple de administración de red (SNMP) y de monitorización remota de redes (RMON)
• Opciones MAC parametrizables con FIFO o sin FIFO.
• Opción de estampado de tiempo de alta precisión y exactitud IEEE 1588 v2 en una PI de hardware
• Sincronización de un paso y de dos pasos
• Compatible con la encapsulación de paquetes PTP IEEE 1588 v2 en IPv4, IPv6 y Ethernet
• PI de generador de reloj de tiempo real (ToD) en el ejemplo de diseño
• Numerosas opciones de interfaces Ethernet externas para varias familias de FPGAs
• MII (10/100 Mbps), GMII, RGMII, y SGMII (10/100/1000 Mbps), 1000BASE-X y TBI (1 Gbps)
• E/S de datos de administración (MDIO) para la administración de dispositivos PHY externos

† Las pruebas miden el desempeño de los componentes en una prueba en particular, en sistemas específicos. Cualquier diferencia en el hardware, el software o la configuración del sistema podría afectar el desempeño real. Consulte otras fuentes de información con el fin de evaluar el desempeño que está pensando en adquirir. Para obtener más información acerca del rendimiento y los resultados de los análisis de referencia, visite www.intel.com/benchmarks Intel® y Quartus® son marcas comerciales de Intel Corporation o de sus filiales en Estados Unidos o en otros países.