R-Tile PCIe* Hard IP

R-Tile es un tile compañero de FPGA que admite configuraciones de hasta PCIe 5.0 x16 en modos de bypass de capa de transacción (TL), puerto raíz (RP), puerto raíz (RP) y dispositivo de conexión (EP). Las configuraciones PCIe 3.0, 4.0 y 5.0 son compatibles de forma nativa. R-tile también es compatible con hasta 16 canales SerDes, a través de una interfaz PHY para PCIe (PIPE) 5.1.1 en el modo de arquitectura SerDes.

R-Tile PCIe* Hard IP

Tile de compañía en dispositivos FPGA Agilex™ 7 serie I y serie M

  • Disponible como IP física (HIP) en R-Tile
    • Pila de protocolos completa implementada como IP física con capacidad para la evasión de la capa de transacciones
  • Desempeño completo de PCIe 5.0 x16 y núcleo IP compatible con PCI-SIG
  • La combinación de una IP física y una digital para PCI Express brinda la máxima flexibilidad y productividad, y el más alto desempeño
Vigilancia Se incluye en el software de diseño Quartus® Prime Códigos de pedido
R-Tile PCIe* Hard IP Sí No se requiere código de pedido
Ver todos Mostrar menos

Cumplimiento de estándares y especificaciones

  • Especificaciones de base de PCIe 5.0. Rev. 5.0, 1.0
  • Especificaciones Serdes PIPE (modo SerDes). 5.1
  • La PI física de PCIe de R-tile aprobó las pruebas para conformidad de PCI-SIG en el seminario de abril de 2022. Consulte la lista de integradores PCI-SIG

Funciones

  • Incluye una pila de protocolos completa, incluidas las capas de transacción, de enlace de datos y las capas físicas implementadas como IP física
  • Compatibilidad con el modo PIPE
  • Compatible de forma nativa con configuraciones PCIe 5.0/4.0/3.0, con configuraciones 2.0/1.0, compatibilidad mediante el entrenamiento descendente del enlace
  • Compatible con los modos Puerto raíz y Endpoint
  • Compatibilidad con el modo evasión TL que habilita la funcionalidad UP-port o Down-port para trabajar con conmutador PCIe de IP basado en estructura
  • Varios modos EP y RP multienlace en configuraciones x8 y x4 de menor ancho disponibles
  • Múltiples opciones de bifurcación
  • Compatibilidad con el canal virtual único
  • Tamaño de carga máxima (MPS) de hasta 512 bytes
  • Tamaño de solicitud de lectura máximo (MRRS) de hasta 4096 bytes (4 KB)
  • Compatibilidad con varios modos de temporización: reloj de referencia común (refclk), reloj de referencia independiente (refclk) con y sin espectro de propagación (SRIS, SRNS)
  • Informes de errores avanzados
  • Gestión de tiempo de precisión (PTM)
  • Compatible con estados de alimentación PCIe D0 y D3
  • Compatible con el modo autónomo de IP física que permite que el PCIe de la IP física se comunique con el host antes de completar la configuración de la FPGA y la entrada al modo de usuario
  • Configuración del núcleo de FPGA a través de un enlace PCIe (CVP Init y actualización de CVP) y reconfiguración parcial (PR) a través de un enlace PCIe

Características multifunción y virtualización

  • Compatibilidad con SR-IOV (8 PF, 2K VF por cada punto final)
  • Compatible con VirtIO a través de la interfaz de interceptación de configuración
  • Compatibilidad con E/S escalable y memoria virtual compartida (SVM)
  • Servicio de control de acceso (ACS)
  • Interpretación de identificación de enrutación alternativa (ARI)
  • Reinicio de nivel de función (FLR)
  • Compatibilidad con la sugerencia de procesamiento de TLP (TPH)
  • Servicios de traducción de dirección (ATS)
  • Identificación de espacio de dirección del proceso (PasID)

Características de la interfaz de usuario

  • Interfaz de Avalon® Streaming (Avalon-ST)
  • Interfaz de paquetes de usuario con encabezado, datos y prefijo independientes
  • Interfaz de paquetes de usuario con segmentación cuádruple y con capacidad de manejar hasta cuatro TLP en cualquier ciclo (solo núcleo x16)
  • Asistencia de etiquetas extendida
  • Compatibilidad con etiquetas de 10 bits (máximo de 768 etiquetas pendientes (x16) / 512 etiquetas pendientes (x8/x4) en cualquier momento, para todas las funciones combinadas)

IPs complementarias

Características de depuración de IP

  • Características del kit de herramientas de depuración:
  • Información de protocolo y estado del enlace
  • Capacidades de depuración básica y avanzada, incluido el acceso al registro PMA y la capacidad de visualización de Ojos

Asistencia para controladores

  • Controladores de dispositivos Linux

Recursos adicionales

Encontrar PI

Encuentre el núcleo de propiedad intelectual Altera® FPGA adecuado para sus necesidades.

Asistencia técnica

Para obtener asistencia técnica sobre este núcleo de PI, visite Recursos de asistencia o Asistencia técnica Premier Intel®. También puede buscar temas relacionados con esta función en el Centro de conocimiento y en las Comunidades.

Evaluación y compra de PI

Información sobre el modo de evaluación y la compra para núcleos de propiedad intelectual Altera® FPGA.

IP Base Suite

Licencias gratuitas para Altera® FPGA IP Core con una licencia activa para el software Quartus® Prime Standard o Pro Edition.

Ejemplos de diseño

Descargue ejemplos de diseño y diseños de referencia para dispositivos Altera® FPGA.

Comuníquese con ventas

Póngase en contacto con el departamento de ventas para cubrir sus necesidades de diseño y aceleración con productos FPGA Altera®.

Mostrar más Mostrar menos
Comparar productos