Núcleo de PI de FPGA MAC para Ethernet de 10 G de baja latencia
El núcleo de PI de FPGA MAC para Ethernet de 10 G de baja latencia (PI softcore) ofrece baja latencia de ida y vuelta, y una huella de recursos eficiente. El núcleo de propiedad intelectual (PI) ofrece la posibilidad de programar varias de las funciones listadas. Este núcleo de PI se puede usar en conjunto con el nuevo núcleo de PI FPGA con PHY de múltiples velocidades para admitir velocidades de datos de 10 M, 100 M, 1G y 10 G.
Leer la guía de usuario de IP FPGA MAC Ethernet 10G de baja latencia ›
Leer la guía de usuario de la función MegaCore de MAC Ethernet de 10 Gbps ›
Leer la guía de usuario de IP™ de FPGA de MAC Ethernet 10G de baja latencia ›
Leer la guía de usuario del ejemplo de diseño de IP™ de FPGA de MAC Ethernet 10G de baja latencia ›
Leer la guía de usuario de F-Tile Low Latency Ethernet 10G MAC Intel® FPGA IP ›
Núcleo de PI de FPGA MAC para Ethernet de 10 G de baja latencia
El núcleo IP FPGA MAC Ethernet 10G heredado continúa ofreciéndose con un conjunto completo de funciones para aplicaciones destinadas a Stratix® V FPGAs y familias de FPGA anteriores.
La función MAC 10GE y PHY con varias características opcionales también está disponible como IP dura en Stratix® 10 dispositivos con E-tiles. Se pueden encontrar más detalles en Stratix® 10 FPGA E-Tile Hard IP for Ethernet IP Core.
Funciones
Este núcleo FPGA IP está diseñado para el estándar Ethernet IEEE 802.3-2008, disponible en el sitio web de IEEE (www.ieee.org). Todas las variaciones de núcleo IP FPGA MAC de 10 GbE de baja latencia incluyen solo MAC en el modo dúplex completo. Las variaciones de núcleo ofrecen las siguientes características:
Características MAC:
- MAC de dúplex completo en ocho modos de operación: 10G, 1G/10G, 1G/2,5G, 1G/2,5G/10G, 10M/100M/1G/2,5G/5G/10G (USXGMII), 10M/100M/1G/10G, 10M/100M/1G/2,5G, y 10M/100M/1G/2y5G/10G.
- Tres variaciones para los modos de funcionamiento seleccionados: bloque MAC TX, bloque MAC RX y bloque MAC TX y RX. Un modo de registro 10GBASE-R en las rutas de datos de TX y RX permite una latencia más baja.
- Modo promiscuo (transparente) programable.
- Función unidireccional especificada por IEEE 802.3 (cláusula 66). Control de flujo basado en la prioridad (PFC) con cuanto de pausa programable, que admite de dos a ocho colas de prioridad.
- Lado del cliente: interfaz de transmisión Avalon® (Avalon-ST) de 32 bits.
- Administración: interfaz Avalon-MM de 32 bits.
- Lado PHY: XGMII de 32 bits para 10GbE, GMII de 16 bits para 2,5 GbE, GMII de 8 bits para 1 GbE o MII de 4 bits para 10M/100M.
Características del control de estructura de trama:
- Descodificación de redes de área local virtual (VLAN) y de tramas apiladas etiquetadas VLAN (tipo 'h8100).
- Cómputo e inserción de código de redundancia cíclica (CRC)-32 en la ruta de datos de TX. Comprobación de CRC y retransmisión en la ruta de datos de RX opcional.
- Contador de inactividad de déficit (DIC) para un desempeño optimizado con una brecha media entre paquetes (IPG) para aplicaciones LAN. Compatible con la PI programable.
- Control de flujo Ethernet utilizando tramas de pausa.
- Longitud máxima programable de tramas de datos de transmisión (TX) y recepción (RX) de hasta 64 kilobytes (KB).
- Modo de transferencia de preámbulo en las rutas de datos de TX y RX, que admite el preámbulo definido por el usuario en la trama del cliente.
- Inserción opcional de relleno en la ruta de datos de transmisión y terminación en la ruta de datos de recepción.
Monitoreo y estadísticas de trama:
- Comprobación de CRC y retransmisión en la ruta de datos de RX opcional.
- Recogida de estadísticas opcional en las rutas de datos de TX y RX.
Marca de tiempo opcional, especificada en IEEE 1588v2, para las siguientes configuraciones:
- MAC 10GbE con núcleo PI PHY 10GBASE-R.
- MAC 1G/10GbE con núcleo PI PHY 1G/10GbE.
- MAC 1G/2,5GbE con núcleo PI PHY Ethernet multitasa de 1G/2,5G.
- MAC 1G/2,5G/10GbE con núcleo PI PHY Ethernet multitasa de 1G/2,5G/10G (MGBASE-T).
- MAC 10M/100M/1G/10GbE con núcleo PI PHY 10M-10GbE.
- MAC 10M/100M/1G/2,5G/5G/10G (USXGMII) con núcleo IP FPGA PHY Ethernet multitasa 1G/2,5G/5G/10G.
Estado de IP
Estado |
Producción |
Códigos de pedido |
|
Núcleo de PI de FPGA MAC para Ethernet de 10 G de baja latencia (sin la característica IEEE 1588v2) |
IP-10GEUMAC |
Núcleo de PI de FPGA MAC para Ethernet de 10 G de baja latencia (con la característica IEEE 1588v2) |
IP-10GEUMACF |
Función MegaCore de MAC Ethernet de 10 Gbps |
IP-10GETHMAC |
Enlaces relacionados
Documentación
- Guía del usuario del núcleo de PI de FPGA MAC para Ethernet de 10 G
- Guía de usuario de la función heredada MegaCore de MAC ethernet de 10 Gbps ›
- Guía del usuario del núcleo de PI de FPGA MAC para Ethernet de 10 G Agilex™ 5
- Guía del usuario del ejemplo de diseño del núcleo de PI de FPGA MAC para Ethernet de 10 G Agilex™ 5
- Guía de usuario de ejemplo de diseño del núcleo de PI de FPGA MAC para Ethernet de 10 G Stratix® 10
- Guía del usuario del ejemplo de diseño del núcleo de PI de FPGA MAC para Ethernet de 10 G Arria® 10
- Guía del usuario de ejemplo de diseño del núcleo de PI de FPGA MAC para Ethernet de 10 G Cyclone® 10
Placas de desarrollo
Recursos adicionales
Encontrar PI
Encuentre el núcleo de propiedad intelectual Altera® FPGA adecuado para sus necesidades.
Asistencia técnica
Para obtener asistencia técnica sobre este núcleo de PI, visite Recursos de asistencia o Asistencia técnica Premier Intel®. También puede buscar temas relacionados con esta función en el Centro de conocimiento y en las Comunidades.
Evaluación y compra de PI
Información sobre el modo de evaluación y la compra para núcleos de propiedad intelectual Altera® FPGA.
IP Base Suite
Licencias gratuitas para Altera® FPGA IP Core con una licencia activa para el software Quartus® Prime Standard o Pro Edition.
Ejemplos de diseño
Descargue ejemplos de diseño y diseños de referencia para dispositivos Altera® FPGA.
Comuníquese con ventas
Póngase en contacto con el departamento de ventas para cubrir sus necesidades de diseño y aceleración con productos FPGA Altera®.