Intel® FPGA Compute Express Link (CXL) IP

Primera FPGA que se envía con IP duro CXL con hasta 4 veces más ancho de banda por puerto.1

Ahora con compatibilidad para la revisión de la especificación de CXL 1.1 y 2.0.

Intel® FPGA Compute Express Link (CXL) IP

Disponible con software de diseño Quartus Prime v22.3

Compute Express Link (CXL) es el nuevo procesador para el protocolo de enlace periférico/acelerador. Se basa y aporta más funcionalidad que supera al protocolo PCIe existente, ya que permite una comunicación coherente entre las dos partes. Esto permite un enlace CXL que hace posible un desempeño eficiente, de baja latencia y alto ancho de banda cuando se utiliza con aceleradores en línea o de forma anticipada para ofrecer computación heterogénea.

Para aquellos que buscan crear o utilizar un acelerador basado en FPGA, el protocolo de IP duro CXL está disponible en R-tile que se incorpora en ciertos productos de las familias de FPGAs Intel® Agilex™ serie I e Intel® Agilex™ serie M. IP duro permite una compatibilidad de configuración de ancho de banda completo de 5ᵃ Generación x 16, de los recursos de fábrica de FPGA.

Implementación de aceleradores discretos de CXL con FPGAs Intel® Agilex™

Las FPGAs Intel® Agilex™ admiten CXL a través de IP dura de R-Tile.

Disponible como IP duro2 (HIP) en R-Tile:

  • Descubra el desempeño completo de la 5ᵃ Generación x 16.
  • Recursos mínimos de fábrica => más espacio para la lógica de usuario
  • Compatible con la especificación de CXL. 1.1 y 2.0 (póngase en contacto con Intel para conocer los precios y los horarios).

FPGA es compatible con la lógica que ofrecen cada tipo de dispositivo CXL:

  • Acelerador de tipo 1 (número de pieza para pedido: IP-CXLTYP1)
  • Acelerador de tipo 2 (número de pieza para pedido: IP-CXLTYP2)
  • Expansor de memoria de tipo 3 (número de pieza para pedido: IP-CXLTYP3DDR)
  • Incluye ejemplo de diseño de FPGA, modelo de simulación y kit de herramientas de depuración

Arquitectura de subsistema de memoria flexible que se conecta a dispositivos:

  • Permite al usuario combinar y administrar distintos tipos y controladoras de memoria
  • Bloques M20K, DDR4, DDR5, LPDDR5, HBM2e, unidad de estado sólido

Estado de IP

Estado de pedido

Preliminares

Códigos de pedido

Intel® FPGA Compute Express Link (CXL) IP

IP-CXLTYP3DDR
Ver todos Mostrar menos

Para activar el IP duro de CXL y recibir la lógica compatible con R-Tile Wrapper y Soft blando CXL, se requiere la compra o la activación de una licencia de IP CXL aparte para el uso adecuado con el software de diseño Intel® Quartus® Prime. Comuníquese con su representante de ventas de Intel local para conocer los detalles de precios.

Para activar una licencia de IP de prueba gratuita por 30 o 60 días, comuníquese con su representante de ventas de Intel local.

Comparar productos

Información sobre productos y desempeño

1En comparación con las FPGAs de la competencia (sin IP duro CXL) que utiliza una controladora CXL de un tercero (IP blanda que se ejecuta en la 4ᵃ Generación x 8).
2La activación de IP duro de CXL requiere de licencias y la compra por separado y se incluye con los números de piezas de pedido de lógica compatible con IP.