Intel® Agilex™ 7 F-Tile Ethernet Hard IP

El núcleo de propiedad intelectual (PI) implementa Ethernet a una velocidad de datos de 10 Gbps, 25 Gbps, 40 Gbps, 50 Gbps, 100 Gbps, 200 Gbps y 400 Gbps. El núcleo de PI se incluye en la biblioteca de PI y está disponible en el catálogo de PI.

El núcleo de PI está disponible en múltiples variaciones y ofrece distintas combinaciones de canales y características Ethernet. Entre ellas se encuentran la corrección de errores hacia adelante opcional de Reed-Solomon (RSFEC) y el protocolo de tiempo de precisión de IEEE 1588v2 (PTP). El usuario puede elegir una variación de control de acceso de medios (MAC) y una subcapa de codificación física (PCS), una variación solo de PCS, una variación de Ethernet flexible (FlexE) o una red de transporte óptico (OTN).

La tabla siguiente ofrece una descripción general de diversas características compatibles con la PI dura de Ethernet F-Tile.

Nota acerca de la tabla:

La selección de FEC es compatible con los siguientes tipos de FEC:

• Sin FEC: sin FEC.
  
• CL74: IEEE 802.3 BASE-R Firecode (CL 74).
• CL91: IEEE 802.3 RS (528, 514) (CL91).
• CL134: IEEE 802.3 RS (544,514) (CL134).
• ETC: Consorcio de Tecnología Ethernet ETC RS(272, 258).

Abreviaciones:

• MAC AvST: interfaz de transmisión MAC Avalon®.
  
• MAC Seg: MAC segmentado.

Funciones

El núcleo de PI dura permite todos los modos de IEEE y del Consorcio de Ethernet de las siguientes velocidades: 10 G, 25 G, 40 G, 100 G, 200 G y 400 G. MAC ofrece procesamiento de fotogramas de conexión directa para optimizar la latencia y admite la velocidad de línea de cable completa con una longitud de fotograma de 64 bytes y el tráfico de longitud consecutiva o mixta sin pérdida de paquetes. Todas las variaciones de núcleo PI están en modo dúplex completo.

PHY

• Compatible con los modos 10GE-1, 25GE-1, 40GE-4, 50GE-1, 50GE-2, 100GE-1, 100GE-2, 100GE-4, 200GE-2, 200GE-4, 200GE-8, 400GE-4, 400GE-8.
  
• 10GBASE-KR, 10GBASE-CR, 10GBASE-LR.
• 25GBASE-KR, 25GBASE-CR, 25GBASE-R, 25GAUI-1.
• 40GBASE-KR4, 40GBASE-CR4, 40GBASE-R4.
• 50GBASE-KR1, 50GBASE-CR1, 50GBASE-KR2, 50GBASE-CR2, 50GAUI-1, 50GAUI-2.
• 100GBASE-KR1, 100GBASE-CR1, 100GBASE-KR2, 100GBASE-CR2, 100GBASE-KR4, 100GBASE-CR4, 100GAUI-1, 100GAUI-2, 100GAUI-4, CAUI-2, CAUI-4.
• 200GBASE-KR2, 200GBASE-CR2, 200GBASE-KR4, 200GBASE-CR4, 200GAUI-2, 200GAUI-4, 200GAUI-8.
• 400GBASE-KR4, 400GBASE-CR4, 400GAUI-4, 400GBASE-KR8, 400GBASE-CR8, 400GAUI-8.
• Carriles del transceptor que funcionan a 10,3125 Gbps, 25,78125 Gbps, 26,5625 Gbps, 53,125 Gbps o 106,25 Gbps para ser compatibles con varios modos Ethernet.
• Compatible con modos NRZ y PAM4.
• Admite la codificación 64B/66B con franjas de datos y marcadores de alineación para alinear los datos de varios carriles.
• Corrección de errores hacia adelante opcional de Reed-Solomon: RS-FEC (528.514), por lo general, clasificados como KR-FEC, o RS-FEC (544.514), por lo general, clasificados como KP-FEC.
• Compatibilidad con Firecode FEC (CL74).
• Negociación automática (AN), según se define en la norma IEEE 802.3-2915 cláusula 73 y el programa preliminar 1.6 del Consorcio de Ethernet 25G.
• Entrenamiento de enlaces (LT), según se define en el estándar IEEE 802.3-2915 cláusulas 92 y 93, y el programa preliminar 1.6 del Consorcio de Ethernet 25 G.
• Opciones de contador de inactividad de déficit (DIC) opcional para mantener un promedio mínimo de la brecha entre paquetes de 8 bytes, 10 bytes o 12 bytes estrechamente controlada o permitir al usuario impulsar la IPG de la interfaz cliente.
• Tolerancia a la variación de sesgo del receptor (RX) que supera los requisitos de la cláusula 80.5 de la norma de Ethernet de alta velocidad IEEE 802.3-2015.

Control de la estructura de fotogramas

• Compatibilidad con paquetes jumbo.
  
• Control directo de la verificación de redundancia de ciclo (CRC) del RX.
• Tolerancia al sesgo de carril PCS del RX de 1000 bits para enlaces de 100G, que supera los requisitos de la cláusula 82.2.12 de la norma de Ethernet de alta velocidad IEEE 802.3-2015.
• Generación e inserción de CRC del transceptor de paquete (TX) opcional.
• Opciones de uso indirecto de preámbulo de RX y TX para aplicaciones que requieren transferencia propietaria de información de administración de usuarios.
• Inserción de la dirección de origen TX MAC opcional.
• Relleno de fotogramas automático TX para satisfacer la longitud de fotogramas Ethernet mínima de 64 bytes en el enlace Ethernet. Deshabilitación por paquete de esta característica opcional.
• La capacidad de inserción de errores TX admite la invalidación de clientes de entrada en curso a la interfaz de cliente TX.

Monitoreo y estadísticas de fotogramas

• Comprobación de CRC de RX e informe de errores.
  
• Comprobación de Delimitador de fotogramas de inicio estricto (SFD) de RX según especificación IEEE.
• Comprobación de preámbulo estricta de RX según la especificación IEEE opcional.
• Comprobación de paquetes con formato incorrecto de RX según la especificación IEEE.
• Indicación de tipo de tramas de control recibidos.
• Contadores de estadísticas.
• Función de instantánea para capturar con precisión los valores de contadores de estadísticas.
• La señalización de fallas opcional detecta e informa fallas locales y genera una falla remota compatible con una falla de enlace unidireccional definida en la cláusula 66 del estándar de Ethernet de alta velocidad IEEE 802.3-2015.

Control del flujo

• Operación de control de flujo Ethernet de la cláusula 31 del estándar de Ethernet IEEE 802.3-2018 mediante registros de pausa o la interfaz de pausa opcional.
  
• Control de flujo basado en prioridades que cumple con el estándar IEEE 802.1Q-2014 - enmienda 17: control de flujo basado en prioridades.
• Control de filtrado de fotogramas de pausa.
• El software puede alternar de forma dinámica el flujo de datos TX MAC local para reducir de forma selectiva el flujo de entrada.

Protocolo de precisión de tiempo (PTP)

• Compatibilidad con PTP estándar 1588v2 IEEE opcional.
  
• Marcas de tiempo de 1 paso (1588v1 y 1588v2) y 2 pasos de TX.
• Asistencia para encabezados de PTP en diversos formatos de fotogramas, que incluyen encapsulación Ethernet, UDP en IPv4 y UDP en IPv6.
• Compatibilidad con cálculos de suma de comprobación a cero y bytes de extensión con suma de comprobación.
• Compatibilidad con operaciones de corrección en campo.
• Latencia adicional y latencia asimétrica programables.

OTN

• Tasa de bits constante de 25/50 GbE con codificación de 66 bits de TX y RX PCS, y aleatorización desactivada opcional.
  
• CBR de 25/50 GbE con funciones completas de MAC y PCS de 66 bits opcional.

Interfaz del sistema para usuarios

• Interfaz de administración de mapeado de memoria Avalon® (Avalon-MM) para acceder al control y los registros de estado del núcleo de PI.
  
• La interfaz de ruta de datos Avalon-ST conecta el MAC con la lógica del cliente con el inicio de fotograma en el byte más significativo (MSB) en las variaciones MAC y PCS. La interfaz para canal de 100G tiene 512 bits; los canales de 10/25 G utilizan 64 bits cuando la capa MAC está habilitada (la interfaz AVST está disponible solo para 10G a 100G).
• La interfaz MAC Avalon-ST está disponible para 10G a 100G.
• La interfaz segmentada MAC está disponible para 10G a 400G.
• La interfaz de ruta de datos MII conecta el PCS a la lógica del cliente en variaciones solo de PCS.
• Control de restablecimiento de hardware y software.
• Compatible con Ethernet síncrona (SyncE), ya que proporciona una señal de salida de recuperación de datos de temporizador (CDR) a la estructura del dispositivo.

Reconfiguración dinámica

• Compatible con reconfiguración dinámica entre diferentes velocidades de Ethernet.
• Ejemplos de diseño disponibles para facilitar la implementación.

Depuración y capacidad de comprobación

• Contadores de errores de paridad intercados en bits para monitorear los errores de bits por carril de PCS.
  
• Contadores de bloques de errores de RX PCS para monitorear errores durante y entre fotogramas.
• Contadores de paquetes con formato incorrecto y perdidos.
• Detección de tasa de error de bits (BER) alta para monitorear la BER de enlace en todos los carriles de PCS.
• Generación y comprobación de patrones de pruebas de inactividad aleatorizadas opcional
• Función de instantánea para capturar con precisión los valores de contadores de estadísticas.
• Capacidad de inserción de errores de TX para admitir pruebas y depuración.
• Compatible con los modos 10G-1, 25G-1, 50G-1, 50G-2, 100G-1, 100G-2, 100G-4,200G-4, 200G-8, 400G-4.

Las pruebas miden el desempeño de los componentes en una prueba en particular, en sistemas específicos. Cualquier diferencia en el hardware, el software o la configuración del sistema podría afectar el desempeño real. Consulte otras fuentes de información con el fin de evaluar el desempeño que está pensando en adquirir. Si desea obtener más información acerca de los resultados de desempeño y análisis de referencia, ingrese en www.intel.com/benchmarks. Intel y Quartus son marcas comerciales de Intel Corporation o de sus filiales en los Estados Unidos u otros países.