Núcleo de PI de FPGA de Ethernet 40 G con MAC y PHY
El núcleo de PI de FPGA de Ethernet 40 G con MAC y PHY ofrece IEEE 802.3ba-2010. 40 Gbps Ethernet es un estándar de la industria y es compatible con las funciones de control de acceso al medio (MAC) y PHY (PCS+PMA). Permite que una FPGA se conecte a otro dispositivo a través de un módulo de transceptor de cobre u óptico. La PI es compatible con el estándar IEEE 1588 v2 con marca de tiempo de dos pasos y capacidad de backplane en una variedad de FPGAs Stratix® o Arria®.
Leer la guía de usuario de la función MegaCore de PHY y Ethernet de baja latencia de 40 y 100 Gbps ›
Leer la guía de usuario de IP de FPGA Ethernet Agilex™ 5 de 40 G de baja latencia ›
Lea la guía de usuario de IP de FPGA Ethernet 40G de E-Tile de baja latencia ›
Lea la guía de usuario de Ethernet 40 Gbps de baja latencia de núcleo IP Stratix® 10 ›
Leer la guía de usuario de núcleo PI Ethernet 40 Gbps de baja latencia ›
Leer la guía de usuario de la función MegaCore PHY y MAC Ethernet de 40 y 100 Gbps ›
Lea la guía de usuario del ejemplo de diseño de Ethernet 40G de baja latencia de Stratix® 10 ›
Leer la guía de usuario del diseño de Ejemplo de diseño de Ethernet 40G de baja latencia ›
Núcleo de PI de FPGA de Ethernet 40 G con MAC y PHY
Funciones
- Compatible con el estándar Ethernet IEEE 802.3ba-2010 de 40 Gbps.
- PI hard de la conexión al medio físico (PMA) XLAUI e interfaz externa que consiste en carriles del transceptor serie que operan a 10,3125 Gbps cada uno.
- PI soft en subcapa de codificación física (PCS) de 40 GbE implementada en la estructura de FPGA.
- PI soft MAC de 40 GbE con conjunto de funciones configurable.
- Opciones compatibles:
- 40 GbE.
- MAC+PHY, solo PHY o solo MAC.
- Transmisor más receptor (dúplex completo), solo transmisor o solo receptor.
- Hardware verificado para admitir el tráfico de velocidad de cable de 40 Gbps completos.
- Monitor de velocidad de error de bits (BER) de PCS.
- Comprobador y generador de patrones de prueba de PCS programables.
- Recuento de inactividad de déficit (DIC).
- Control de flujo Ethernet automático.
- Inserción de comprobación de redundancia cíclica (CRC) en el transmisor (TX) y eliminación de CRC del receptor (RX) de MAC programables.
- Longitud de fotogramas de recepción máxima programable de hasta 9600 bytes.
- Dirección MAC programable y filtrado de paquetes de receptor (RX) basado en la dirección MAC.
- Modos de funcionamiento MAC promiscuo (transparente) y no promiscuo (filtrado).
- Filtrado de tramas recibidas de MAC programable con CRC, error de trama sobredimensionada y subdimensionada.
- Filtrado de recepción de tramas de control (control de pausa o control de no pausa).
- Recepción de remoción de pad controlable por el usuario.
- Transmisión de inserción de pad automática.
- Señales de salida del estado de las estadísticas para la implementación de contadores de estadísticas externos.
- Módulo de contadores de estadísticas de 64 bits opcional para RMON (RFC 2819), de tipo Ethernet MIB (RFC 3635) y grupo de interfaz MIB (RFC 2863).
- Señalización de falla de enlace programable.
- Transferencia de preámbulo opcional.
- Interfaz de Avalon® streaming (Avalon-ST) para la ruta de datos MAC a la aplicación cliente con el inicio del paquete (SOP) en el byte más significativo (MSB) del carril 0 de 64 bits cuando se utiliza la opción del adaptador (256 bits a 312,5+ MHz).
- Interfaz de streaming personalizada con SOP posible en el MSB de cualquier carril de 64 bits cuando no se utiliza la opción del adaptador.
- Interfaz de mapeado de memoria Avalon® (Avalon-MM) de 32 bits para control y monitoreo de MAC, PCS, PMA y módulo óptico externo.
- Entrada/salida de datos de gestión (MDIO) o interfaces seriales de 2 cables para administrar diferentes módulos ópticos.
- Pruebas de desempeño y funcionamiento aprobados con equipos de prueba Ethernet de 40/100 Gb.
Estado de IP
| Estado de pedido | Producción |
| Códigos de pedido | |
| Función de MAC Ethernet de 40 y 100 Gbps y MegaCore PHY | IP-40GEMAC IP-40GEPHY IP-100GEMAC IP-100GEPHY IP-40GEMACPHY IP-100GEMACPHY IP-40GBASEKR4PHY |
| Núcleo de IP Ethernet de 40 Gbps de baja latencia | MAC y PHY Ethernet de 40 Gb de baja latencia: IP-40GEUMACPHY MAC y PHY Ethernet de 40 Gb de baja latencia con 1588: IP-40GEUMACPHYF MAC Ethernet de 40 Gb de baja latencia y PHY de 40 GBASE-KR4 con FEC: IP-40GBASEKR4PHY |
| PI de FPGA de Ethernet de 40 G con E-Tile de baja latencia | IP–40GETILEMAC |
| Núcleo Ethernet de 100 Gbps de baja latencia | MAC y PHY Ethernet de 100 Gb de baja latencia: IP-100GEUMACPHY MAC y PHY Ethernet de 100 Gb de baja latencia con 1588: IP-100GEUMACPHYF |
Enlaces relacionados
Placas de desarrollo
- Kit de desarrollo de FPGA Stratix® 10 GX
- Kit de desarrollo de integridad de señales FPGA Stratix® 10 GX
- Kit de desarrollo de FPGA Arria® 10 GX
- Kit de desarrollo de integridad de señales de transceptores FPGA Arria® 10 GX
- Kit de desarrollo de 100G, Stratix® V GX Edition
- Kit de desarrollo FPGA Stratix® V GX
- Kit de desarrollo de 100G, Stratix® IV GT Edition
Recursos adicionales
Encontrar PI
Encuentre el núcleo de propiedad intelectual Altera® FPGA adecuado para sus necesidades.
Asistencia técnica
Para obtener asistencia técnica sobre este núcleo de PI, visite Recursos de asistencia o Asistencia técnica Premier Intel®. También puede buscar temas relacionados con esta función en el Centro de conocimiento y en las Comunidades.
Evaluación y compra de PI
Información sobre el modo de evaluación y la compra para núcleos de propiedad intelectual Altera® FPGA.
IP Base Suite
Licencias gratuitas para Altera® FPGA IP Core con una licencia activa para el software Quartus® Prime Standard o Pro Edition.
Ejemplos de diseño
Descargue ejemplos de diseño y diseños de referencia para dispositivos Altera® FPGA.
Comuníquese con ventas
Póngase en contacto con el departamento de ventas para cubrir sus necesidades de diseño y aceleración con productos FPGA Altera®.