5G LDPC Intel® FPGA IP

Los códigos de comprobación de paridad de baja densidad (LDPC) son códigos de corrección de errores lineales que ayudan a transmitir y recibir mensajes a través de canales con ruido. Las LDPC 5G y LDPC-V Intel® FPGA IP implementan códigos de LDPC que cumplen con la especificación 5G del Proyecto de asociación de 3ª Generación (3GPP) para la integración en su diseño inalámbrico. Los códigos de LDPC ofrecen una mejor eficiencia espectral que los códigos Turbo y son compatibles con el alto desempeño de la nueva radio (NR) 5G.

La 5G LDPC-V IP tiene una codificación de canal completa, está optimizada para redes de acceso de radio virtual (vRAN) e incluye el núcleo de la 5G LDCP IP.

Guía del usuario de 5G LDPC Intel® FPGA IP ›

Guía del usuario de 5G LDPC-V Intel® FPGA IP ›

5G LDPC Intel® FPGA IP

Descripción general del codificador y decodificador 5G LDPC-V Intel® FPGA IP.

Características del producto

Funcionalidad de IP

  • Compatibilidad con codificación y decodificación
  • Módulo de verificación de CRC (CRC24B sin concatenación)
  • Coincidencia de tasas
  • Longitud de bloque de código y tasa de códigos modificables por bloque
  • Uso opcional de 5G LDPC-V Lite para reducir el uso de recursos
  • Desempeño mejorado de la tasa de errores de bloque (BLER) para obtener relaciones de señal/ruido (SNRs) de alta fiabilidad para comunicaciones altamente confiables y de baja latencia (URLLC)
  • Emparejador reducido
  • Mediante bloque transitable de solicitud de repetición automática híbrida (HARQ)
  • Módulo de CRC de segmentación de bloques de código (CRC24B sin concatenación)
  • Longitud de bloque de código modificable por bloque, tasa de códigos y cantidad máxima de iteraciones
  • Precisión de entrada configurable
  • Arquitectura de programación del decodificador por capas para duplicar la velocidad de convergencia en comparación con la arquitectura sin capas
  • Terminación temprana en función de la comprobación del síndrome mediante cuatro capas o del síndrome completo después de cada iteración

Especificaciones de desempeño

  • Conforme a la normativa sobre 5G LDPC de 3GPP
  • No se requiere una memoria externa

Interfaces de usuario y del sistema

  • Interfaces de entrada y salida de Avalon® Streaming (Avalon-ST)

Funciones de depuración y prueba

  • Proporciona modelos de precisión de bits C y MATLAB para la simulación del desempeño y la generación de vectores de prueba RTL
  • Testbench y diseño de ejemplo disponibles

Estado de IP

Código de pedido Estado
LDPC: IP-5G-LDPC Producción
LDPC-V: IP-LDPCV Producción
Ver todos Mostrar menos

Recursos adicionales

Encontrar PI

Encuentre el núcleo de propiedad intelectual Altera® FPGA adecuado para sus necesidades.

Asistencia técnica

Para obtener asistencia técnica sobre este núcleo de PI, visite Recursos de asistencia o Asistencia técnica Premier Intel®. También puede buscar temas relacionados con esta función en el Centro de conocimiento y en las Comunidades.

Evaluación y compra de PI

Información sobre el modo de evaluación y la compra para núcleos de propiedad intelectual Altera® FPGA.

IP Base Suite

Licencias gratuitas para Altera® FPGA IP Core con una licencia activa para el software Quartus® Prime Standard o Pro Edition.

Ejemplos de diseño

Descargue ejemplos de diseño y diseños de referencia para dispositivos Altera® FPGA.

Comuníquese con ventas

Póngase en contacto con el departamento de ventas para cubrir sus necesidades de diseño y aceleración con productos FPGA Altera®.

Mostrar más Mostrar menos
Comparar productos