Software Intel® Quartus® Prime

El intuitivo entorno de diseño de alto desempeño.

Inicio rápido para el software Intel® Quartus® Prime Pro Edition

Guía del usuario Intel® Quartus® Prime Pro Edition: Introducción

Catálogo para descargar el Software Intel® Quartus® Prime

Software Intel® Quartus® Prime

Compatibilidad con dispositivos Intel® Agilex™

La versión 22.4 del software Intel® Quartus® Prime Pro Edition es compatible con la familia de dispositivos Intel® Agilex™. Los dispositivos FPGA Intel® Agilex™ aprovechan la heterogénea tecnología de sistema en paquete (SIP) 3D para integrar la primera trama de FPGA de Intel desarrollada con tecnología SuperFin de 10 nm. El hecho de aprovechar esta tecnología de procesamiento avanzada y la arquitectura FPGA Intel® Hyperflex™ permite que estas FPGAs ofrezcan un desempeño de trama por vatio dos veces mejor en comparación con la cartera de FPGA de 7 nm de nuestros competidores.1 Para las aplicaciones que requieren procesadores integrados, las SoC FPGAs Intel® Agilex™ ofrecen un procesador Arm* Cortex- A53 de cuatro núcleos integrado.

Board Awareness

Con el lanzamiento de la versión 22.4, Quartus®, Intel introduce Board Awareness en la herramienta Platform Designer. Con este flujo, el diseñador puede seleccionar una placa definida por el usuario desde dentro de Quartus que incluirá detalles como la familia del dispositivo y las piezas del dispositivo, preestablecidos de IP y configuraciones de pin. Estos archivos de la placa también pueden ser seleccionados en Platform Designer. Usar Board Awerness asegura que las configuraciones para los diseños pueden volver a usarse en vez de comenzar desde cero cada vez y no solo aceleran el proceso de diseño sino que también mitigan errores en la placa, IP y configuraciones de pin.

Introducción al video de Board Awareness

Flujo de autoría de archivos de placa

también está un flujo de autoría de placa para crear archivos de placa que estén disponibles con el lanzamiento de 22.4 del software Qartus Prime Port. La función Board Aware proporciona la solución para configurar todas las funciones de la placa y los ajustes predefinidos, incluyendo detalles como familia del dispositivo y piezas del dispositivo en un solo lugar. En este flujo de autoría de placa los usuarios pueden crear nuevos archivos de placa y archivos de preajuste de IP utilizados con la placa objetivo. Estos ajustes preestablecidos incluyen asignaciones de pin, estándares de E/S, configuración de IP, etc. y estos ajustes preestablecidos se exportarán automáticamente con las interfaces especificadas.

El flujo de autoría de placa le permite exportar los ajustes preestablecidos para una placa existente para ser utilizados en Platform Designer.

Board Awareness: Video de flujo de autoría de la placa >

Descubrimiento de ejemplo de diseño

Los ejemplos de diseño son críticos para el desarrollo FPGA temprano. Con la versión 22.4 del Software Quartus® Prime Pro de Intel, encontrar diseños de ejemplo se facilita a través de Descubrimiento de ejemplos de diseño. Este nuevo flujo le permite encontrar ejemplos de diseño de varios repositorios, incluyendo ejemplos de diseño en línea de la Tienda de diseños Intel, Ejemplos de diseño preinstalados que se entregan como parte de Quartus, así como ejemplos de diseños descargados por el usuario que han sido guardados anteriormente. El Descubrimiento de ejemplos de diseño es parte de la pantalla de inicio de Quartus en el proyecto de ejemplo abierto. Desde aquí, un usuario puede navegar y filtrar la lista de ejemplos de diseño, así como ver una vista previa de los detalles de un ejemplo de diseño seleccionado.

Cuando es seleccionado un ejemplo de diseño, este será descargado y extraído automáticamente para que esté listo para usar como punto de partida para el nuevo diseño.

Video de Descubrimiento de ejemplo de introducción a diseño >

Limitaciones de tiempo en RTL, análisis de sincronización temprano y la Infraestructura Netlist de diseño (Beta)

Infraestructura netlist de diseño

El proyecto de infraestructura netlist de diseño (DNI) brinda el software Intel Quartus Prime Pro con una base de datos unificada que tiene un modelo de datos bien comprendido y fácil de usar, una interfaz de aplicaciones con separación limpia de la capa de la base de datos, y por último una interfaz de secuencia de comandos unificada e integral para esta base de datos. La primera aplicación diseñada sobre la infraestructura netlist de diseño es el analizador RTL.

SDC en RTL y análisis de sincronización temprana

  • Se dirige a la Netlist de diseño por restricciones de tiempo
  • Escriba una vez, use en cualquier metodología
  • Permite restricciones de pines jerárquicos
  • Puede restringir pines sin conocimiento del origen de las señales
  • Funciona sin problemas con la síntesis actual y las restricciones SDC del ajuste.
  • La sincronización estática posterior a la síntesis brinda una vista temprana del tiempo del núcleo y verificación de restricciones
  • Habilitado a través de la infraestructura DNI

Analizador RTL

  • Visualizador netlist WYSIWYG
  • Carga de diseño más rápida
  • Resultados de optimización
    • Visualizar la lógica optimizada
    • Capaz de manejar más de 10 millones de registros
    • Filtro rápido para centrarse en las jerarquías de barrido
  • Sondeo cruzado unificado en diferentes vistas de diseño
  • Connectivity Tracer permite que el usuario explore las conexiones lógicas en el diseño
  • Consola de juego de objetos que muestra todos los nodos seleccionados actualmente, realzados o coloreados, en el visor esquemático

Mostrar más Mostrar menos

Informes nuevos

Se continúa ampliando el vasto conjunto de informes de compilación del software Intel® Quartus® Prime Pro Edition. En la versión 22.4 del software, se agregaron los siguientes informes nuevos:

  • Informes de síntesis dinámica

Regeneración sobre la marcha de informes truncados sin recompilar

  • Informe de pragma de síntesis

Proporcionando informe de pragmas Verific*

  • Colapso de bus de n-dimensiones

Se utiliza para reducir el tamaño del informe y mejorar la legibilidad

Además de los informes nuevos y mejorados, el sondeo cruzado entre informes es compatible con muchos de ellos. Esta cartera de informes en expansión le permite recopilar información detallada sobre enrutamiento, congestión, sincronización, tensión, extensión, esfuerzo de enrutamiento y muchas otras métricas que le proporcionarán retroalimentación veloz para cerrar la sincronización rápidamente.

Tile Interface Planner

Intel® Quartus® Prime Tile Interface Planner es una característica nueva que le ayuda a colocar la PI de un componente en ubicaciones de paneles legales del panel-F rápidamente. Tile Interface Planner es una herramienta interactiva de planificación de pisos que simplifica la colocación de la PI del componente en los paneles de los dispositivos.

Tile Interface Planner muestra la IP del componente de su proyecto en una vista de árbol jerárquico, junto con una representación visual de los segmentos de los paneles del dispositivo. Después, puede encontrar las potenciales ubicaciones legales para cada IP dentro del panel, colocar la IP en la ubicación, y aplicar las restricciones de la colocación al proyecto para las etapas descendentes del Compiler.

Nuevas características disponibles con la versión v22.4 del Tile Interface Planner incluyen

  • Tile Assignment Editor
  • Nueva GUI para ingresar intención de reconfiguración dinámica con PI de velocidad única y múltiple
  • Crear grupos de reconfiguración dinámicos
  • Genera tareas y validación
  • Nuevo panel de grupo de reconfiguración
  • Visualización de cada grupo de reconfiguración
  • Vistas de selección sincronizadas
  • Revisar la colocación de IP de velocidades múltiples con diferentes perfiles
  • Visualizar la colocación de IP de miembro de grupo de DR
  • Colocación interactiva
  • IP de velocidades múltiples que respetan las restricciones relativas
  • Grupos de DR definidos por el usuario

Uso de Tile Interface Planner

El Tile interface planner le permite colocar físicamente su PI F-Tile Intel en ubicaciones validadas por la herramienta.

Herramienta de colocación de canal F-Tile

La herramienta de colocación de canal F tile le permite planificar rápidamente las ubicaciones de protocolos e implementar diseños F-Tile.

Flujo de diseño F-Tile

Muestra el flujo para F-Tile, que incluye la generación de muestras de diseño, la creación de modelos de simulación y la simulación de muestras de diseño.

Mostrar más Mostrar menos

Más características

Características del compilador

  • Se ha aumentado a 24 el número máximo de núcleos de procesadores que el compilador puede usar.
  • Se añadió soporte para las declaraciones de fuerza en el código HDL.
  • Se añadió soporte para referencia del módulo cruzado (XMR) en el código HDL.

Características y mejoras del depurador de configuración

  • Se añadió la capacidad de monitorear voltaje de los canales externos disponibles y las y las fuentes de energía internas de dispositivos basados en SDM.
  • Se añadió la capacidad de monitorear la temperatura de la tela del núcleo , los canales HSSI y los bloques UIB de dispositivos basados en SDM.
  • Se añadió la capacidad de analizar archivos de programación (.sof, .pmsf, .rbf, .jic, .rpd, y .pof)
  • Se añadió la capacidad de enviar comandos genéricos de buzón SDM utilizando la interfaz de línea de comandos genérica.

Características y mejoras del Analizador de vínculos avanzado

  • Soporte actualizado para transceptor Intel® Agilex™ F-tile.
  • Se añadió el modelado de reloj delantero y soporta simulación.
  • Compatibilidad COM/ERL actualizada para Ethernet 106G y estándares CEI 112G.

Características y mejoras de la calculadora térmica y de energía

  • Se añadió soporte para jerarquías RTL..
    • Ingrese la información de la jerarquía e informe los datos de energía por cada nivel de su jerarquía en diseño.

Socios

Questa*: software Intel® FPGA Edition

¡Ya llegó el software Questa*-Intel® FPGA Edition de Mentor Graphics (una empresa Siemens EDA)! Questa*-Intel® FPGA Edition es el motor de simulación y depuración central de la solución de verificación de Questa que ofrece lo último en tecnología de simulación de FPGA. Questa-Intel FPGA Edition tiene hasta 2,5 veces más aceleración para y 1,25 veces más aceleración para VHDL con el software ModelSim*-Intel® FPGA Edition. Es una versión completa de 64 bits con compatibilidad tanto con Windows 10 como con Linux.

Documentación y asistencia

Encuentre documentación técnica, videos y cursos de entrenamiento del software de diseño Intel® Quartus® Prime.

Inicio

Recursos adicionales

Obtenga más información sobre cómo adquirir herramientas y software de desarrollo Intel® FPGA.

The specified image does not include the correct rendition: intel.web.128.96

Obtenga el conjunto completo de herramientas de diseño Intel® FPGA.

The specified image does not include the correct rendition: intel.web.128.96

En esta página se enumeran todos los cursos en línea y con instructor disponibles actualmente.

The specified image does not include the correct rendition: intel.web.128.96

Encuentre información sobre precios y compre en línea.

Comparar productos

Información sobre productos y desempeño

1

El desempeño varía según el uso, la configuración y otros factores. Más información en www.Intel.com/PerformanceIndex​.

Los resultados de desempeño se basan en pruebas realizadas a las fechas indicadas en las configuraciones y es posible que no reflejen todas las actualizaciones que están a disposición del público. Consulte las copias de seguridad para conocer los detalles de la configuración. Ningún producto o componente puede ser absolutamente seguro.

Sus costos y resultados pueden variar.